数据通讯干货！！！获取CPCI数据通信

数据通信尤为重要。

计算机专业的大多数朋友都学习了数据通信相关课程。

对于数据通信，每个人或多或少都有其理论知识的了解。

为了帮助您提高对数据通信的理解，本文将提供数据通信示例，以教您如何基于FPGA实现CPCI数据通信。

如果您对本文的内容感兴趣，则不妨继续阅读。

高速数据传输技术是现代信息技术的前沿技术，也是整个数据链路技术的瓶颈之一。

为此，技术人员一直在寻找新方法。

CPCI（紧凑型PCI）总线是解决方案之一。

CPCI总线是当前流行的高速嵌入式计算机总线。

目前，大多数嵌入式计算机系统的接口最终将通过CPCI总线与计算机内存进行交互。

CPCI总线规范保证了其良好的兼容性和可靠性。

1.系统设计系统主要由PCI9054和FPGA组成。

系统结构图和信号连接如图1所示。

通过利用FPGA的可编程性，可以​​实现更多扩展功能，例如以不同的速率与DSP，A / D等进行间接高速通信。

协议转换芯片PCI9054的功能是确保本地数据采集板和主CPU板之间的数据可以高速准确地传输。

2. PCI9054性能分析PCI9054是基于PLX公司生产的PCI V2.2总线规范的通用接口芯片。

它支持两种传输模式，单字节模式和突发模式。

总线端支持32位/ 33 MHz传输，本地端在突发模式下可以达到132 Mbit·s-1的最大传输速率，并且可以控制和更改本地端的总线宽度。

PCI9054可以看作是在CPCI总线和本地用户本地总线之间建立的桥梁。

因为PCI9054具有6个可编程的FIFO存储器用于数据缓冲，以确保两者之间数据传输的正确性和实时性。

PCI9054允许任一端成为控制总线的主设备，而另一端成为响应总线的目标设备。

PCI9054内部有多个寄存器组，用于控制其两端的工作状态和工作模式。

PCI9054已为其所有内部寄存器组和FIFO实现了统一的地址映射。

用户可以通过编程方式从两端访问所有FIFO和寄存器组的每个字节，以查看两端的工作状态并更改两端的工作模式。

3. PCI9054本地总线接口设计整个CPCI接口的设计思想是：FPGA通过桥接芯片PCI9054连接到CPCI总线，内部使用异步双端口RAM进行高速数据缓冲，并使用VerilogHDL语言编程来控制FPGA异步双端口RAM，以实现嵌入式CUP板存储器和CPCI板之间的系统数据高速传输。

PCI9054提供3种物理总线接口：CPCI总线接口，LOCAL总线接口和串行EPROM接口。

嵌入式操作系统中已经包含了CPCI总线接口协议的驱动程序包，并且串行EEPROM的初始化是通过PLX的PLXMON软件在嵌入式操作系统中在线刻录的，因此本系统设计的重点是关于LOCAL总线接口的控制和传输，该接口电路的原理图如图2所示。

PCI9054和本地总线之间的接口称为LOCAL BUS，这是CPCI总线系统设计中非常重要的一个环节。

在PCI9054本地总线的系统设计中，其总线直接与Alter的EP2S90F78014芯片的数据总线相连。

同时，通过使用Verilog HDL语言编程来实现双端口RAM控制器的功能。

PCI9054 LOCAL BUS具有3种工作模式，即M，J和C模式。

M模式是专为摩托罗拉开发和设计的，而其他两种工作模式则得到了广泛使用。

其中，由于在J模式下没有LocaL Master，因此其地址总线和数据线不分开，这增加了开发难度。

在C模式下，PCI9054芯片可以通过片上逻辑控制将CPCI的本地地址和数据总线分开，有效地降低了开发难度，并可以灵活地为本地工作序列提供各种工作方法，因此该系统设计方案选择本地总线的C工作模式，工作频率为40 MHz。

第四，本地总线PCI9054的实现支持主模式，从模式和DMA传输模式。

根据系统设计的要求，采用从机模式传输方式，即